Diploma Thesis/Book/Report

FZJ-2015-02580

http://join2-wiki.gsi.de/foswiki/pub/Main/Artwork/join2_logo100x88.png Leistungsuntersuchung des iPSC/860 RISC-Knoten-Prozessors: Architekturanalyse und Programmoptimierung

Mlynski-Wiese, A. (Corresponding Author)

1993
Forschungszentrum Jülich, Zentralbibliothek Jülich

Please use a persistent id in citations: http://hdl.handle.net/2128/19948

Report No.: Juel-2766

Abstract: Der Intel iPSC/860 ist ein massiv-paralleler Rechner mit einem Hypercube-Netzwerk, dessen Rechenknoten mit dem Intel-RISC-Prozessor i860TM ausgestattet sind. Bei einer Taktfrequenz von 40 MHz wird die maximale Performance des Prozessors i860TM mit 60 MFLOPS bei double precision (64 Bit) angegeben. Die von Fortran-Programmen im Einzelprozessor erreichte Rechenleistung liegt jedoch erfahrungsgemäß unterhalb von 20 MFLOPS, typischerweise sogar nur zwischen 5 und 10 MFLOPS.Anhand einer Analyse der Prozessorarchitektur wird gezeigt, daß bei der Versorgung des rechenstarken Prozessors mit Daten aus dem Speicher erhebliche Engpässe bestehen. Die Untersuchung des verwendeten Fortran-Compilers ergibt, daß dieser schon weitgehend auf den Prozessor abgestimmt ist. Um den Engpaß zwischen Speicher und Prozessor zu entschärfen, benutzt der Compiler eigene Assemblerfunktionen, die bei vektorisierbaren Programmteilen die Nutzung des Daten-Cache verbessern. Die Arbeit zeigt, wie die Verwendung dieser Funktionen direkt im Fortran-Programm dem Programmierer die Möglichkeit eröffnet, den Cache noch effizienter zu nutzen und das Laufzeitverhalten insbesondere solcher Algorithmen deutlich zu verbessern, die bestimmte Daten häufig wiederverwenden.

Keyword(s): Unveröffentlichte Hochschulschrift

Note: Diplomarbeit, RWTH Aachen, 1993

---

Contributing Institute(s):

1. Zentralinstitut für Angewandte Mathematik (ZAM)
2. Jülich Supercomputing Center (JSC)

Research Program(s):

1. 899 - ohne Topic (POF2-899) (POF2-899)

---

Database coverage:

---